考证宝(kaozhengbao.com)

图a)所示电路中,发位信号、数据输入及时钟脉冲信号如图b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q分别等于()。附:触发器的逻辑状态表为:

考证宝 分享 时间: 加入收藏

考试:

问题:

图a)所示电路中,发位信号、数据输入及时钟脉冲信号如图b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q分别等于()。附:触发器的逻辑状态表为:
A:0 0
B:0 1
C:1 0
D:1 1

答案:

C

解析:

此题是组合逻辑电路(与非门)与时序逻辑Q电路(JK触发器)的组合应用,输出状态在时钟脉冲信号cp的下降沿触发。


相关标签:

供配电专业     脉冲     时钟     如图     信号     触发器    
221381
领取福利

微信扫码领取福利

微信扫码分享